.
verilog2vhdl içine VHDL & nbsp varolan verilog tasarımı dönüştürmek isteyenler için geliştirilmiş bir araçtır; oluşturulan VHDL gibi çalışmayabilir ve VHDL veri türü eşleştirme sağlamak için bazı manuel düzeltme gerektirebilir. Bu platform bağımsız ve yürütülebilir bir JAR dosyası olarak paketlenmiş yapmak için Java (1.6.x) geliştirilmiştir. Linux platformu için bu ücretsiz tercüman indirmek ve Windows indirmek için buraya tıklayın için buraya tıklayın.
Kullanım:
verilog2vhdl -in simple_and.v -üst simple_and_top -out simple_and.vhd
VEYA
java jar $ EDAUTILS_ROOT / lib / verilog2vhdl.jar -in simple_and.v -üst simple_and -out output.vhd
Belirtilen üstüne correspomding sadece varlık oluşturmak için -only_entity gibi diğer anahtarlar vardır. Benzer şekilde, belirtilen modülüne gelen bir bileşen deklarasyon oluşturmak için -only_component var
Gereksinimler :.
- Java 2 Standard Edition Runtime Environment
Yorum Bulunamadı